RS FLIP-FLOP
DASAR TEORI
RS Flip-flop yaitu rangkaian flip-flop yang mempunyai 2 jalan
keluar Q dan Q’. Simbol-simbol yang ada pada jalan keluar selalu berlawanan
satu dengan yang lain. RS flip-flop adalah flip-flop dasar yang memiliki 2
masukan yaitu R (reset) dan S (set).
RS
Flip-Flop dapat disusun dari dua gerbang NAND dan dua gerbang NOR. Berikut merupakan rangkaian Flip-flop denganmenggunakan
gerbang NAND dan menggunakan gerbang NOR, perbedaan dari kedua Flip-flop adalah
pada NAND tidak diijinkan adanya Set = 0 dan Reset = 0, pada NOR tidak
diijinkan adanya Set = 1 dan Reset = 1. Pada Flip-flop kondisi yang diinginkan
adalah antara kedua output selalu memiliki nilai biner yang berlawanan, yaitu Q
= 1 maka Q = 0 atau sebaliknya Q = 0 maka Q = 1 dengan demikian
nilai biner dapat dipegang. Bergulingnya nilai 0 ke 1 atau 1 ke 0 pada output
Flip-flop adalah berdasar Set dan Reset yang diberikan pada input (lihat pada
tabel kebenaran).
Gambar 2.1 RS Flip – Flop dengan gerbang NOR
Gambar 2.1 RS Flip – Flop dengan gerbang NAND
Gambar 2.3 Diagram Pulsa RS Flip – Flop
Dari Gambar 5.103 kita lihat saat t0-t1 R dan
S pada kondisi High untuk
output kita belum tahu kondisinya, saat t1 R diberi logika 0 untuk beberapa waktu dan Q akan tereset sedangkan Q menjadi High. Pada saat t2 input Set = 0 sehingga membuat Q = High yang berarti Flip-flop di Set.
output kita belum tahu kondisinya, saat t1 R diberi logika 0 untuk beberapa waktu dan Q akan tereset sedangkan Q menjadi High. Pada saat t2 input Set = 0 sehingga membuat Q = High yang berarti Flip-flop di Set.
IC 7402
merupakan gerbang logika NOR, merupakan gerbang logika OR yang diNOT kan. IC
7402 memiliki 14 kaki, kaki no 14(VCC), kaki no 7(GND). Dari skema di atas
dapat dilihat IC 7402 ini dibagi mencadi 4 gerban. dan yg perlu diingat pada IC
ini yg digunakan sebagai output adalah kaki 1,4,10,13 tidak seperti pada IC
lain yg pernah dibahas di sini...outputnya adalah kaki 3,6,8,11.
Gerbang-gerbang
dasar sudah terkemas dalam sebuah IC (Integrated Circuit), untuk gerbang AND
digunakan IC tipe 7408. Karena dalam hal ini akan digunakan masukan / input
sebanyak 3 buah maka dengan menggabungkan 2 gerbang dapat diperoleh 3 input
yang dimaksud (dengan cara menghubungkan output kaki 3 ke input kaki 4 atau
lima.
PERANCANGAN ALAT
Gambar 2.8 Skema Rangkaian Tugas Akhir RS Flip – Flop
Ø Gambar Prototype Tugas Akhir RS Flip – Flop
Gambar 2.7.2. Prototype Tugas Akhir RS Flip – Flop
Gambar 2.8 Layout Atas Tugas Akhir RS Flip – Flop
Gambar 2.9.1. Alat Tugas Akhir RS Flip – Flop
PROSEDUR KERJA
1.
Susun
rangkaian sesuai gambar
2.
Beri
masukan sebagaimana Tabel
3.
Masukan
clock = 1 jika saklar dilepas, clock = 0 jika ditekan
4.
Amati
S, R, QA, dan QB catalah hasil pengamatan anda.
Bagaimanakah hubungan
QA, dan QB.
5. Simulasikan
gambar yang telah dibuat pada software Livewire / software simulasi
rangkaian
lain.
6. Buat desain
rangkaian ke PCB dengan software ExpressPCB / software desain rangkaian
PCB
yang lain.
7. Export ke
PDF melalui menu print.
8. Print out
pada kertas art-paper dengan tinta, jangan sampai di “page scalling”. Karena
akan
mempengaruhi besar rangkaian.
9. Atau agar lebih
cepat dan efisien, kami menggunakan printer dengan tinta serbuk sehingga tidak
perlu convert ke pdf.
10. Proses
penyetrikaan pada papan PCB kosong (sesuaikan ukuran 6x4) dengan paper tetap
menempel.
11.
Berikutnya
yaitu merendam PCB ke dalam air hingga kertas papernya terlepas.
12.
Setelah
itu proses etching menggunakan HCL+O2.
13.
Setelah
selesai etching bersihkan PCB dengan menggunakan tinner dan gosok secara
perlahan.
14.
Berikutnya
proses pengeboran PCB.
15.
Berikutnya
kita dapat memasang komponen pada PCB kemudian komponen kita solder
dengan
timah sebagai perekat.
16.
Potong
kaki komponen yang telah di solder jika kakinya terlalu panjang.
17.
Pastikan
semua komponen terpasang dengan benar sesuai dengan jalurnya.
18.
Rangkaian
siap di uji coba.
DATA HASIL
Data hasil Pengamatan
Flip-Flop SR
Clock
|
A
|
B
|
S
|
R
|
QB
|
QA
|
1
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
0
|
Keterangan :
-
LED menyala = Logika 1
-
LED padam = Logika
0
-
Clock 1 =
saklar dilepas
-
Clock 0 =
saklar ditekan
-
QA =
, QB = Q
ANALISA DATA
Analisis
kondisi masukan dan keluaran flip-flop RS:
1.
RS = 0
0
Ini berarti tidak diterapkan pemicu. dalam
hal ini keluaran Q mempertahankan nilai terakhir
yang dimilikinya.
yang dimilikinya.
2.
R S = 0
1
Suatu pemicu diterapkan pada masukan S. hal
ini mengeset flip-flop dan menghasilkan
keluaran Q bernilai 1.
keluaran Q bernilai 1.
3.
R S = 1
0
Menyatakan bahwa suatu pemicu diterapkan pada
masukan R. hal ini mereset flip-flop dan
menghasilkan keluaran Q bernilai 0.
menghasilkan keluaran Q bernilai 0.
4.
R S = 1
1
Merupakan kondisi masukan terlarang. kondisi
ini berarti menerapkan suatu pemicu pada
kedua masukan S dan R pada saat yang sama. hal ini merupakkan suatu pertentangan
karena mengandung pengertian bahwa kita berupaya untuk memperoleh keluaran Q yang
secara serentak sama dengan 1 dan sama dengan 0. hal ini tidak masuk akal dan oleh sebab
itu masukan ini dinyatakan terlarang.
kedua masukan S dan R pada saat yang sama. hal ini merupakkan suatu pertentangan
karena mengandung pengertian bahwa kita berupaya untuk memperoleh keluaran Q yang
secara serentak sama dengan 1 dan sama dengan 0. hal ini tidak masuk akal dan oleh sebab
itu masukan ini dinyatakan terlarang.
KESIMPULAN
Pada rangkaian flip-flop SR apabila
sekali diset/direset nilai output akan tetap pada keadaan tersebut. Kecuali
mengubah masukkannya. Keluaran Q selalu mengikuti masukkan selama clock “1” dan
masukkan S dan R berbeda.
Sumber : www.um.ac.id
http://elektronika-dasar.web.id/teori-elektronika/rs-flip-flop/
http://www.scribd.com/doc/39641372/Teori-Dasar-Flip-flop
Sumber : www.um.ac.id
http://elektronika-dasar.web.id/teori-elektronika/rs-flip-flop/
http://www.scribd.com/doc/39641372/Teori-Dasar-Flip-flop